DSpace Repository

Performance evaluation of MPEG-4 Video encoder on Adres

Show simple item record

dc.contributor Universitat de Vic. Escola Politècnica Superior. Enginyeria d'Organització Industrial
dc.contributor Interuniversity Micro-Electronics Center
dc.contributor.author Mumbrú Bassas, Enric
dc.date.accessioned 2007-07-27T07:50:44Z
dc.date.accessioned 2010-05-12T14:07:42Z
dc.date.accessioned 2012-03-30T07:41:17Z
dc.date.available 2007-07-27T07:50:44Z
dc.date.available 2010-05-12T14:07:42Z
dc.date.available 2012-03-30T07:41:17Z
dc.date.created 2007-06
dc.date.issued 2007-07-27T07:50:44Z
dc.identifier.uri http://hdl.handle.net/10854/248
dc.description Curs 2006-2007
dc.description.abstract Actualment un típic embedded system (ex. telèfon mòbil) requereix alta qualitat per portar a terme tasques com codificar/descodificar a temps real; han de consumir poc energia per funcionar hores o dies utilitzant bateries lleugeres; han de ser el suficientment flexibles per integrar múltiples aplicacions i estàndards en un sol aparell; han de ser dissenyats i verificats en un període de temps curt tot i l’augment de la complexitat. Els dissenyadors lluiten contra aquestes adversitats, que demanen noves innovacions en arquitectures i metodologies de disseny. Coarse-grained reconfigurable architectures (CGRAs) estan emergent com a candidats potencials per superar totes aquestes dificultats. Diferents tipus d’arquitectures han estat presentades en els últims anys. L’alta granularitat redueix molt el retard, l’àrea, el consum i el temps de configuració comparant amb les FPGAs. D’altra banda, en comparació amb els tradicionals processadors coarse-grained programables, els alts recursos computacionals els permet d’assolir un alt nivell de paral•lelisme i eficiència. No obstant, els CGRAs existents no estant sent aplicats principalment per les grans dificultats en la programació per arquitectures complexes. ADRES és una nova CGRA dissenyada per I’Interuniversity Micro-Electronics Center (IMEC). Combina un processador very-long instruction word (VLIW) i un coarse-grained array per tenir dues opcions diferents en un mateix dispositiu físic. Entre els seus avantatges destaquen l’alta qualitat, poca redundància en les comunicacions i la facilitat de programació. Finalment ADRES és un patró enlloc d’una arquitectura concreta. Amb l’ajuda del compilador DRESC (Dynamically Reconfigurable Embedded System Compile), és possible trobar millors arquitectures o arquitectures específiques segons l’aplicació. Aquest treball presenta la implementació d’un codificador MPEG-4 per l’ADRES. Mostra l’evolució del codi per obtenir una bona implementació per una arquitectura donada. També es presenten les característiques principals d’ADRES i el seu compilador (DRESC). Els objectius són de reduir al màxim el nombre de cicles (temps) per implementar el codificador de MPEG-4 i veure les diferents dificultats de treballar en l’entorn ADRES. Els resultats mostren que els cícles es redueixen en un 67% comparant el codi inicial i final en el mode VLIW i un 84% comparant el codi inicial en VLIW i el final en mode CGA. cat
dc.description.abstract Nowadays, a typical embedded system requires high performance to perform tasks such as video encoding/decoding at run-time. It should consume little energy to work hours or even days using a lightweight battery. It should be flexible enough to integrate multiple applications and standards in one single device. It has to be designed and verified in short time-to-market despite substantially increased complexity. The designers are struggling to meet these huge challenges, which call for innovations of both architectures and design methodology. Coarse-grained reconfigurable architectures (CGRAs) are emerging as potential candidates to meet the above challenges. Many of them were proposed in recent years. This coarse granularity greatly reduces delay, area, power and configuration time compared with FPGAs. On the other hand, compared with traditional "coarse-grained" programmable processors, their massive computational resources enable them to achieve high parallelism and efficiency. However, existing CGRAs have yet been widely adopted mainly because of programming difficulty for such complex architecture. ADRES is a novel CGRA designed by Interuniversity Micro-Electronics Center (IMEC). It tightly couples a very-long instruction word (VLIW) processor and a coarse-grained array by providing two functional views on the same physical resources. It brings advantages such as high performance, low communication overhead and easiness of programming. Finally, ADRES is a template instead of a concrete architecture. With the retargetable compilation support from DRESC (Dynamically Reconfigurable Embedded System Compile), architectural exploration becomes possible to discover better architectures or design domain-specific architectures. In this thesis, a performance of an MPEG-4 encoder in ADRES is presented. The thesis shows the code evolution to obtain a good implementation for a given architecture. The main features of ADRES and its compiler (DRESC) are presented. The objectives are to reduce as much as possible the amount of cycles (time) spent to encode video in MPEG-4 and test different issues working with ADRES environment. The cycles decrease a 67% comparing initial and final code in VLIW and 84% between initial VLIW and CGA mode. cat
dc.format application/pdf
dc.format.extent 77 p.
dc.language.iso eng
dc.rights Aquest document està subjecte a aquesta llicència Creative Commons
dc.rights.uri http://creativecommons.org/licences/by-nc-nd/3.0/es
dc.subject.other Telecomunicació
dc.subject.other Ordinadors -- Disseny i construcció
dc.subject.other Ordinadors -- Arquitectura
dc.title Performance evaluation of MPEG-4 Video encoder on Adres
dc.type info:eu-repo/semantics/bachelorThesis
dc.description.version Director/a: Moisès Serra i Serra
dc.description.version Supervisor: Eric Delfosse
dc.rights.accesRights info:eu-repo/semantics/openAccess

Files in this item

Show simple item record

Aquest document està subjecte a aquesta llicència Creative Commons Except where otherwise noted, this item's license is described as Aquest document està subjecte a aquesta llicència Creative Commons

Search RIUVic


Browse

Statistics